

บทที่ 4

โครงสร้างและสถาปัตยกรรมของไมโครคอนโทรลเลอร์ PIC16F877

ไมโครคอนโทรลเลอร์ตระกูล PIC ของบริษัทไมโครชิพ (Microchip) โดยเฉพาะเบอร์ PIC16F877 เป็นไมโครคอนโทรลเลอร์ที่กำลังได้รับความนิยมอย่างแพร่หลาย เนื่องจากเป็นไมโครคอนโทรลเลอร์แบบแรก ๆ ที่มีการประมวลผลแบบ RISC Processor (RISC : Reduced Instruction Set Computer) โดยใช้คำสั่งการประมวลผลเพียง 33 - 35 คำสั่ง และใช้เวลาในการประมวลผลคำสั่งเพียง 1 หรือ 2 machine cycle ต่อคำสั่งเท่านั้น การประมวลผลคำสั่งเป็นลักษณะ Pipe Line คือขณะประมวลผลคำสั่งแรกจะทำการโหลดคำสั่งถัดไปมาเตรียมรอไว้ ทำให้การทำงานที่รวดเร็วมาก นอกจากนั้นในตัวโครงสร้างยังประกอบด้วยฮาร์ดแวร์ฟังก์ชันโมดูลสำหรับใช้งานพิเศษต่าง ๆ มากมาย ได้แก่ โมดูล Analog to Digital Converter , USART , Timer / Counter , SPI , Compare / Capture / PWM , I2C เป็นต้น โมดูลเหล่านี้มีส่วนเพิ่มขีดความสามารถให้นำไปใช้งานได้หลากหลาย ประกอบกับมีเครื่องมือในการพัฒนาที่เพียงพอ คุณสมบัติของไมโครคอนโทรลเลอร์ PIC16F877 มีดังนี้คือ

- มีคำสั่งในภาษาแอสเซมบลี 35 คำสั่ง
- ใช้ความถี่ออสซิลเลเตอร์ได้สูงสุด 20 MHz
- มีหน่วยความจำโปรแกรม Flash Memory ขนาด 8 K word (14 – bit words)
- มีหน่วยความจำข้อมูลแบบ RAM 368 Bytes
- มีหน่วยความจำข้อมูลแบบ EEPROM 256 Byte
- มีการตอบสนองอินเตอร์รัพท์ทั้งหมด 14 แหล่ง
- สามารถเลือกระดับการป้องกันข้อมูล (Code Protection) ได้
- มีโหมดประหยัดพลังงาน (Sleep Mode)
- สามารถเลือกแหล่งสัญญาณนาฬิกาได้หลายโหมด XT RC และออสซิลเลเตอร์พลังงานต่ำ
- มีฟังก์ชันการรักษาเสถียรภาพการทำงาน ได้แก่ POR , PWRT, OST, BOR และ WDT
- การโปรแกรมตัวชิพแบบ ICSP (ICSP : In-Circuit Serial Programming)
- สามารถทำงานที่ไฟเลี้ยงวงจรตั้งแต่ 2.0 V ถึง 5.5 V
- ขาพอร์ต I/O แต่ละขา สามารถรับและปล่อยกระแสได้สูงสุด 25 mA
- มีโมดูล Timer / Counter ใช้งานทั้งหมด 3 ตัว Timer 0 , Timer 1, และ Timer 2
- มีโมดูล CCP (CCP : Compare / Capture / PWM) จำนวน 2 ชุด
- มีโมดูล Analog to Digital Converter ความละเอียด ขนาด 8 บิต และ 10 บิต จำนวน 8 ช่องภายในตัวชิพ
- มีโมดูลสื่อสารอนุกรมแบบ USART (USART : Universal Synchronous Asynchronous Receiver / Transmitter)
- มีพอร์ต I/O จำนวน 5 พอร์ต ได้แก่ พอร์ต A , B , C , D , และ E มีขา I/O รวมกัน 33 ขาดังนี้คือ

PORTA มี 5 ขา RA0 ถึง RA5

PORTB มี 8 ขา RB0 ถึง RB7

PORTC มี 8 ขา RC0 ถึง RC7

PORTD มี 8 ขา RD0 ถึง RD7

PORTE มี 3 ขา RE0 ถึง RE2

Devices Included in this Data Sheet:

- PIC16F873
- PIC16F874
- PIC16F876
- PIC16F877

Microcontroller Core Features:

- High performance RISC CPU
- Only 35 single word instructions to learn
- All single cycle instructions except for program branches which are two cycle
- Operating speed: DC - 20 MHz clock input
DC - 200 ns instruction cycle
- Up to 8K x 14 words of FLASH Program Memory,
Up to 368 x 8 bytes of Data Memory (RAM)
Up to 256 x 8 bytes of EEPROM Data Memory
- Pinout compatible to the PIC16C73B/74B/76/77
- Interrupt capability (up to 14 sources)
- Eight level deep hardware stack
- Direct, indirect and relative addressing modes
- Power-on Reset (POR)
- Power-up Timer (PWRT) and
Oscillator Start-up Timer (OST)
- Watchdog Timer (WDT) with its own on-chip RC
oscillator for reliable operation
- Programmable code protection
- Power saving SLEEP mode
- Selectable oscillator options
- Low power, high speed CMOS FLASH/EEPROM
technology
- Fully static design
- In-Circuit Serial Programming™ (ICSP) via two
pins
- Single 5V In-Circuit Serial Programming capability
- In-Circuit Debugging via two pins
- Processor read/write access to program memory
- Wide operating voltage range: 2.0V to 5.5V
- High Sink/Source Current: 25 mA
- Commercial, Industrial and Extended temperature
ranges
- Low-power consumption:
 - < 0.6 mA typical @ 3V, 4 MHz
 - 20 µA typical @ 3V, 32 kHz
 - < 1 µA typical standby current



Peripheral Features:

- Timer0: 8-bit timer/counter with 8-bit prescaler
- Timer1: 16-bit timer/counter with prescaler,
can be incremented during SLEEP via external
crystal/clock
- Timer2: 8-bit timer/counter with 8-bit period
register, prescaler and postscaler
- Two Capture, Compare, PWM modules
 - Capture is 16-bit, max. resolution is 12.5 ns
 - Compare is 16-bit, max. resolution is 200 ns
 - PWM max. resolution is 10-bit
- 10-bit multi-channel Analog-to-Digital converter
- Synchronous Serial Port (SSP) with SPI™ (Master
mode) and I²C™ (Master/Slave)
- Universal Synchronous Asynchronous Receiver
Transmitter (USART/SCI) with 9-bit address
detection
- Parallel Slave Port (PSP) 8-bits wide, with
external \overline{RD} , \overline{WR} and \overline{CS} controls (40/44-pin only)
- Brown-out detection circuitry for
Brown-out Reset (BOR)


รูปที่ 1 แสดงตัวอย่างข้อมูลขีดความสามารถของไมโครคอนโทรลเลอร์ PIC16F87X

แบบ 28 ขา และ 40 ขา

PDIP, SOIC



PDIP




รูปที่ 2 แสดงตำแหน่งขา (PIN Diagram) ของตัวถังแบบต่าง ๆ

Key Features PICmicro™ Mid-Range Reference Manual (DS33023)	PIC16F873	PIC16F874	PIC16F876	PIC16F877
Operating Frequency	DC - 20 MHz	DC - 20 MHz	DC - 20 MHz	DC - 20 MHz
RESETS (and Delays)	POR, BOR (PWRT, OST)	POR, BOR (PWRT, OST)	POR, BOR (PWRT, OST)	POR, BOR (PWRT, OST)
FLASH Program Memory (14-bit words)	4K	4K	8K	8K
Data Memory (bytes)	192	192	368	368
EEPROM Data Memory	128	128	256	256
Interrupts	13	14	13	14
I/O Ports	Ports A,B,C	Ports A,B,C,D,E	Ports A,B,C	Ports A,B,C,D,E
Timers	3	3	3	3
Capture/Compare/PWM Modules	2	2	2	2
Serial Communications	MSSP, USART	MSSP, USART	MSSP, USART	MSSP, USART
Parallel Communications	—	PSP	—	PSP
10-bit Analog-to-Digital Module	5 input channels	8 input channels	5 input channels	8 input channels
Instruction Set	35 instructions	35 instructions	35 instructions	35 instructions

รูปที่ 3 ตารางเปรียบเทียบรายละเอียดขีดความสามารถของไมโครคอนโทรลเลอร์ PIC16F87F

Device	Program FLASH	Data Memory	Data EEPROM
PIC16F873	4K	192 Bytes	128 Bytes
PIC16F876	8K	368 Bytes	256 Bytes



Note 1: Higher order bits are from the STATUS register.

รูปที่ 4 แสดงสถาปัตยกรรมที่เป็นโครงสร้างของไมโครคอนโทรลเลอร์ PIC16F877 รายละเอียดของขาสัญญาณ I/O และอื่น ๆ ของไมโครคอนโทรลเลอร์ตระกูลPIC16F87X มีดังนี้

ตารางที่ 1 แสดงรายละเอียดและตำแหน่งขา ของไมโครคอนโทรลเลอร์ PIC16F873 / PIC16F876

Pin Name	DIP Pin#	SOIC Pin#	I/O/P Type	Buffer Type	Description
OSC1/CLKIN	9	9	I	ST/CMOS ⁽³⁾	Oscillator crystal input/external clock source input.
OSC2/CLKOUT	10	10	O	—	Oscillator crystal output. Connects to crystal or resonator in crystal oscillator mode. In RC mode, the OSC2 pin outputs CLKOUT which has 1/4 the frequency of OSC1, and denotes the instruction cycle rate.
MCLR/VPP	1	1	I/P	ST	Master Clear (Reset) input or programming voltage input. This pin is an active low RESET to the device.
RA0/AN0	2	2	I/O	TTL	<p>PORTA is a bi-directional I/O port.</p> <p>RA0 can also be analog input0.</p> <p>RA1 can also be analog input1.</p> <p>RA2 can also be analog input2 or negative analog reference voltage.</p> <p>RA3 can also be analog input3 or positive analog reference voltage.</p> <p>RA4 can also be the clock input to the Timer0 module. Output is open drain type.</p> <p>RA5 can also be analog input4 or the slave select for the synchronous serial port.</p>
RA1/AN1	3	3	I/O	TTL	
RA2/AN2/VREF-	4	4	I/O	TTL	
RA3/AN3/VREF+	5	5	I/O	TTL	
RA4/T0CKI	6	6	I/O	ST	
RA5/SS/AN4	7	7	I/O	TTL	
RB0/INT	21	21	I/O	TTL/ST ⁽¹⁾	<p>PORTB is a bi-directional I/O port. PORTB can be software programmed for internal weak pull-up on all inputs.</p> <p>RB0 can also be the external interrupt pin.</p> <p>RB3 can also be the low voltage programming input.</p> <p>Interrupt-on-change pin.</p> <p>Interrupt-on-change pin.</p> <p>Interrupt-on-change pin or In-Circuit Debugger pin. Serial programming clock.</p> <p>Interrupt-on-change pin or In-Circuit Debugger pin. Serial programming data.</p>
RB1	22	22	I/O	TTL	
RB2	23	23	I/O	TTL	
RB3/PGM	24	24	I/O	TTL	
RB4	25	25	I/O	TTL	
RB5	26	26	I/O	TTL	
RB6/PGC	27	27	I/O	TTL/ST ⁽²⁾	
RB7/PGD	28	28	I/O	TTL/ST ⁽²⁾	
RC0/T1OSO/T1CKI	11	11	I/O	ST	<p>PORTC is a bi-directional I/O port.</p> <p>RC0 can also be the Timer1 oscillator output or Timer1 clock input.</p> <p>RC1 can also be the Timer1 oscillator input or Capture2 input/Compare2 output/PWM2 output.</p> <p>RC2 can also be the Capture1 input/Compare1 output/PWM1 output.</p> <p>RC3 can also be the synchronous serial clock input/output for both SPI and I²C modes.</p> <p>RC4 can also be the SPI Data In (SPI mode) or data I/O (I²C mode).</p> <p>RC5 can also be the SPI Data Out (SPI mode).</p> <p>RC6 can also be the USART Asynchronous Transmit or Synchronous Clock.</p> <p>RC7 can also be the USART Asynchronous Receive or Synchronous Data.</p>
RC1/T1OSI/CCP2	12	12	I/O	ST	
RC2/CCP1	13	13	I/O	ST	
RC3/SCK/SCL	14	14	I/O	ST	
RC4/SDI/SDA	15	15	I/O	ST	
RC5/SDO	16	16	I/O	ST	
RC6/TX/CK	17	17	I/O	ST	
RC7/RX/DT	18	18	I/O	ST	
Vss	8, 19	8, 19	P	—	Ground reference for logic and I/O pins.
VDD	20	20	P	—	Positive supply for logic and I/O pins.

Legend: I = input O = output I/O = input/output P = power
 — = Not used TTL = TTL input ST = Schmitt Trigger input

- Note 1:** This buffer is a Schmitt Trigger input when configured as the external interrupt.
Note 2: This buffer is a Schmitt Trigger input when used in Serial Programming mode.
Note 3: This buffer is a Schmitt Trigger input when configured in RC oscillator mode and a CMOS input otherwise.

ตารางที่ 2 แสดงรายละเอียดและตำแหน่งขา ของไมโครคอนโทรลเลอร์ PIC16F874 / PIC16F877

Pin Name	DIP Pin#	PLCC Pin#	QFP Pin#	I/O/P Type	Buffer Type	Description
OSC1/CLKIN	13	14	30	I	ST/CMOS ⁽⁴⁾	Oscillator crystal input/external clock source input.
OSC2/CLKOUT	14	15	31	O	—	Oscillator crystal output. Connects to crystal or resonator in crystal oscillator mode. In RC mode, OSC2 pin outputs CLKOUT which has 1/4 the frequency of OSC1, and denotes the instruction cycle rate.
MCLR/VPP	1	2	18	I/P	ST	Master Clear (Reset) input or programming voltage input. This pin is an active low RESET to the device.
RA0/AN0	2	3	19	I/O	TTL	PORTA is a bi-directional I/O port. RA0 can also be analog input0. RA1 can also be analog input1. RA2 can also be analog input2 or negative analog reference voltage. RA3 can also be analog input3 or positive analog reference voltage. RA4 can also be the clock input to the Timer0 timer/counter. Output is open drain type. RA5 can also be analog input4 or the slave select for the synchronous serial port.
RA1/AN1	3	4	20	I/O	TTL	
RA2/AN2/VREF-	4	5	21	I/O	TTL	
RA3/AN3/VREF+	5	6	22	I/O	TTL	
RA4/T0CKI	6	7	23	I/O	ST	
RA5/SS/AN4	7	8	24	I/O	TTL	
RB0/INT	33	36	8	I/O	TTL/ST ⁽¹⁾	PORTB is a bi-directional I/O port. PORTB can be software programmed for internal weak pull-up on all inputs. RB0 can also be the external interrupt pin. RB3 can also be the low voltage programming input. Interrupt-on-change pin. Interrupt-on-change pin. Interrupt-on-change pin or In-Circuit Debugger pin. Serial programming clock. Interrupt-on-change pin or In-Circuit Debugger pin. Serial programming data.
RB1	34	37	9	I/O	TTL	
RB2	35	38	10	I/O	TTL	
RB3/PGM	36	39	11	I/O	TTL	
RB4	37	41	14	I/O	TTL	
RB5	38	42	15	I/O	TTL	
RB6/PGC	39	43	16	I/O	TTL/ST ⁽²⁾	
RB7/PGD	40	44	17	I/O	TTL/ST ⁽²⁾	

Legend: I = input O = output I/O = input/output P = power
 — = Not used TTL = TTL input ST = Schmitt Trigger input

- Note 1:** This buffer is a Schmitt Trigger input when configured as an external interrupt.
Note 2: This buffer is a Schmitt Trigger input when used in Serial Programming mode.
Note 3: This buffer is a Schmitt Trigger input when configured as general purpose I/O and a TTL input when used in the Parallel Slave Port mode (for interfacing to a microprocessor bus).
Note 4: This buffer is a Schmitt Trigger input when configured in RC oscillator mode and a CMOS input otherwise.

ตารางที่ 3 แสดงรายละเอียดและตำแหน่งขา ของไมโครคอนโทรลเลอร์ PIC16F874 / PIC16F877

Pin Name	DIP Pin#	PLCC Pin#	QFP Pin#	I/O/P Type	Buffer Type	Description
RC0/T1OSO/T1CKI	15	16	32	I/O	ST	PORTC is a bi-directional I/O port. RC0 can also be the Timer1 oscillator output or a Timer1 clock input. RC1 can also be the Timer1 oscillator input or Capture2 input/Compare2 output/PWM2 output. RC2 can also be the Capture1 input/Compare1 output/PWM1 output. RC3 can also be the synchronous serial clock input/output for both SPI and I ² C modes. RC4 can also be the SPI Data In (SPI mode) or data I/O (I ² C mode). RC5 can also be the SPI Data Out (SPI mode). RC6 can also be the USART Asynchronous Transmit or Synchronous Clock. RC7 can also be the USART Asynchronous Receive or Synchronous Data.
RC1/T1OSI/CCP2	16	18	35	I/O	ST	
RC2/CCP1	17	19	36	I/O	ST	
RC3/SCK/SCL	18	20	37	I/O	ST	
RC4/SDI/SDA	23	25	42	I/O	ST	
RC5/SDO	24	26	43	I/O	ST	
RC6/TX/CK	25	27	44	I/O	ST	
RC7/RX/DT	26	29	1	I/O	ST	

ตารางที่ 4 แสดงรายละเอียดและตำแหน่งขา ของไมโครคอนโทรลเลอร์ PIC16F874 / PIC16F877 (ต่อ)

RD0/PSP0	19	21	38	I/O	ST/TTL ⁽³⁾	PORTD is a bi-directional I/O port or parallel slave port when interfacing to a microprocessor bus.
RD1/PSP1	20	22	39	I/O	ST/TTL ⁽³⁾	
RD2/PSP2	21	23	40	I/O	ST/TTL ⁽³⁾	
RD3/PSP3	22	24	41	I/O	ST/TTL ⁽³⁾	
RD4/PSP4	27	30	2	I/O	ST/TTL ⁽³⁾	
RD5/PSP5	28	31	3	I/O	ST/TTL ⁽³⁾	
RD6/PSP6	29	32	4	I/O	ST/TTL ⁽³⁾	
RD7/PSP7	30	33	5	I/O	ST/TTL ⁽³⁾	
RE0/ \overline{RD} /AN5	8	9	25	I/O	ST/TTL ⁽³⁾	PORTE is a bi-directional I/O port. RE0 can also be read control for the parallel slave port, or analog input5. RE1 can also be write control for the parallel slave port, or analog input6. RE2 can also be select control for the parallel slave port, or analog input7.
RE1/ \overline{WR} /AN6	9	10	26	I/O	ST/TTL ⁽³⁾	
RE2/ \overline{CS} /AN7	10	11	27	I/O	ST/TTL ⁽³⁾	
Vss	12,31	13,34	6,29	P	—	Ground reference for logic and I/O pins.
VDD	11,32	12,35	7,28	P	—	Positive supply for logic and I/O pins.
NC	—	1,17,28, 40	12,13, 33,34		—	These pins are not internally connected. These pins should be left unconnected.

Legend: I = input O = output I/O = input/output P = power
 — = Not used TTL = TTL input ST = Schmitt Trigger input

Note 1: This buffer is a Schmitt Trigger input when configured as an external interrupt.
Note 2: This buffer is a Schmitt Trigger input when used in Serial Programming mode.
Note 3: This buffer is a Schmitt Trigger input when configured as general purpose I/O and a TTL input when used in the Parallel Slave Port mode (for interfacing to a microprocessor bus).
Note 4: This buffer is a Schmitt Trigger input when configured in RC oscillator mode and a CMOS input otherwise.

หน่วยความจำและรีจิสเตอร์ภายในตัวไมโครคอนโทรลเลอร์ (Internal Memory Units)


การทำงานของไมโครคอนโทรลเลอร์ มีลักษณะเป็นไบต์แมชีน (Byte Machine) ดังนั้นหน่วยความจำเป็นส่วนประกอบที่สำคัญมาก ในโครงสร้างของไมโครคอนโทรลเลอร์ (ตามรูปที่ 4) ในตระกูล PIC16F87X จะมีหน่วยความจำที่อยู่ภายในตัวชิพ หลายส่วนด้วยกัน ได้แก่

- 1) หน่วยความจำโปรแกรม (Program Memory)
- 2) หน่วยความจำที่เป็นรีจิสเตอร์ใช้งานต่าง ๆ (Register Files)
- 3) หน่วยความจำข้อมูล หรือหน่วยความจำเอนกประสงค์ (Data Memory)
- 4) หน่วยความจำแบบที่ไม่ต้องใช้ไฟเลี้ยง หรือ EEPROM

หน่วยความจำทั้ง 4 ส่วนนี้ จะมีขนาดความจุ และการใช้งานที่แตกต่างกันไป ตามจุดประสงค์การใช้งาน

หน่วยความจำโปรแกรม เป็นหน่วยความจำที่ใช้เก็บและการประมวลผลคำสั่งในโปรแกรมที่ผู้ใช้ได้เขียนและบันทึกเก็บไว้ หน่วยความจำส่วนนี้จะมีขนาด 14 บิต ตามรูปที่ 5 เป็นโครงสร้างประกอบด้วย Program Counter เป็นตัวชี้ตำแหน่งลำดับการประมวลผล (Execute Sequence Cycle) Stack Register เป็นหน่วยความจำที่พิกัดตำแหน่งลำดับการประมวลผล กรณีต้องกระโดดไปทำงานย่อย On-chip Program Memory เป็นเนื้อที่โปรแกรมที่ใช้ในการประมวลผล ประกอบด้วยตำแหน่งแอดเดรสที่สำคัญ ๆ คือ

RESET Vector จะอยู่ที่ 0000h และ Interrupt Vector จะอยู่ที่ 0004h นอกนั้นเป็นตำแหน่งที่เก็บโปรแกรมเริ่มตั้งแต่ 0005h ไปจนถึงตำแหน่งสุดท้ายของหน่วยความจำ



รูปที่ 5 แสดงโครงสร้าง STACK และหน่วยความจำโปรแกรม (ก) สำหรับเบอร์ PIC16F876 / 877
(ข) PIC16F873 / 874

หน่วยความจำที่เป็นรีจิสเตอร์ใช้งานต่าง ๆ (Register Files) หน่วยความจำส่วนนี้จะประกอบด้วยรีจิสเตอร์ที่ใช้งานทั่วไป (General Purpose Registers) สำหรับไมโครคอนโทรลเลอร์ PIC16F877 จะมีจำนวน 386 ไบต์ และรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ (Special Function Registers) มีไว้สำหรับควบคุมการทำงานของระบบฮาร์ดแวร์ต่าง ๆ ภายในตัวชิพ ไม่สามารถไปใช้งานอื่นได้โดยรีจิสเตอร์แต่ละตัวจะมีที่อยู่คงที่ (Fixed Address) และถูกกำหนดชื่อใช้งานไว้แล้วโดยแบ่งเป็น 2 แบบ คือ แบบใช้งานจริง และแบบที่ถูกสงวนสำรองไว้ใช้งานเฉพาะ (Reserved) รีจิสเตอร์เหล่านี้จะถูกแบ่งออกเป็นส่วนย่อยได้ 4 ส่วน เรียกว่า Bank 0 Bank 1 Bank 2 และ Bank 3 เป็นต้น ตามรูปที่ 6

File Address		File Address		File Address		File Address	
Indirect addr. ^(*)	00h	Indirect addr. ^(*)	80h	Indirect addr. ^(*)	100h	Indirect addr. ^(*)	180h
TMR0	01h	OPTION_REG	81h	TMR0	101h	OPTION_REG	181h
PCL	02h	PCL	82h	PCL	102h	PCL	182h
STATUS	03h	STATUS	83h	STATUS	103h	STATUS	183h
FSR	04h	FSR	84h	FSR	104h	FSR	184h
PORTA	05h	TRISA	85h		105h		185h
PORTB	06h	TRISB	86h	PORTB	106h	TRISB	186h
PORTC	07h	TRISC	87h		107h		187h
PORTD ⁽¹⁾	08h	TRISD ⁽¹⁾	88h		108h		188h
PORTE ⁽¹⁾	09h	TRISE ⁽¹⁾	89h		109h		189h
PCLATH	0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah
INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh
PIR1	0Ch	PIE1	8Ch	EEDATA	10Ch	EECON1	18Ch
PIR2	0Dh	PIE2	8Dh	EEADR	10Dh	EECON2	18Dh
TMR1L	0Eh	PCON	8Eh	EEDATH	10Eh	Reserved ⁽²⁾	18Eh
TMR1H	0Fh		8Fh	EEADRH	10Fh	Reserved ⁽²⁾	18Fh
T1CON	10h		90h	General Purpose Register 16 Bytes	110h	General Purpose Register 16 Bytes	190h
TMR2	11h	SSPCON2	91h		111h		191h
T2CON	12h	PR2	92h		112h		192h
SSPBUF	13h	SSPADDD	93h		113h		193h
SSPCON	14h	SSPSTAT	94h		114h		194h
CCPR1L	15h		95h		115h		195h
CCPR1H	16h		96h		116h		196h
CCP1CON	17h		97h		117h		197h
RCSTA	18h	TXSTA	98h		118h		198h
TXREG	19h	SPBRG	99h		119h		199h
RCREG	1Ah		9Ah		11Ah		19Ah
CCPR2L	1Bh		9Bh		11Bh		19Bh
CCPR2H	1Ch		9Ch		11Ch		19Ch
CCP2CON	1Dh		9Dh		11Dh		19Dh
ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh
ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh
General Purpose Register 96 Bytes	20h	General Purpose Register 80 Bytes	A0h	General Purpose Register 80 Bytes	120h	General Purpose Register 80 Bytes	1A0h
	accesses 70h-7Fh		EFh		16Fh		1EFh
			F0h		170h		1F0h
	7Fh		FFh		17Fh		1FFh
Bank 0		Bank 1		Bank 2		Bank 3	

■ Unimplemented data memory locations, read as '0'.

* Not a physical register.

Note 1: These registers are not implemented on the PIC16F876.

Note 2: These registers are reserved, maintain these registers clear.

รูปที่ 6 แสดงตำแหน่งหน่วยความจำที่เป็นรีจิสเตอร์ไฟล์ ของ PIC16F876 / PIC16F877

รีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ (Special Function Registers) รีจิสเตอร์ถูกใช้โดย CPU เป็นหน่วยความจำชนิด RAM สามารถอ่านและเขียนได้ รีจิสเตอร์เหล่านี้จะถูกกำหนดให้ทำหน้าที่ควบคุมการทำงานของส่วน CPU เอง และอุปกรณ์ที่ต่อประสานการทำงานภายนอก(Peripheral Devices) ตามตารางที่ 5 ตารางที่ 6 และ 7

ตารางที่ 5 แสดงตำแหน่งบิตใช้งานรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR
Bank 0										
00h ⁽³⁾	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)								0000 0000
01h	TMR0	Timer0 Module Register								xxxx xxxx
02h ⁽³⁾	PCL	Program Counter (PC) Least Significant Byte								0000 0000
03h ⁽³⁾	STATUS	IRP	RP1	RP0	T0	PD	Z	DC	C	0001 1xxxx
04h ⁽³⁾	FSR	Indirect Data Memory Address Pointer								xxxx xxxx
05h	PORTA	—	—	PORTA Data Latch when written: PORTA pins when read						--0x 0000
06h	PORTB	PORTB Data Latch when written: PORTB pins when read								xxxx xxxx
07h	PORTC	PORTC Data Latch when written: PORTC pins when read								xxxx xxxx
08h ⁽⁴⁾	PORTD	PORTD Data Latch when written: PORTD pins when read								xxxx xxxx
09h ⁽⁴⁾	PORTE	—	—	—	—	—	RE2	RE1	RE0	---- -xxx
0Ah ^(1,3)	PCLATH	—	—	—	Write Buffer for the upper 5 bits of the Program Counter					---0 0000
0Bh ⁽³⁾	INTCON	GIE	PEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000 000x
0Ch	PIR1	PSPIF ⁽³⁾	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF	0000 0000
0Dh	PIR2	—	(5)	—	EEIF	BCLIF	—	—	CCP2IF	-r-0 0--0
0Eh	TMR1L	Holding register for the Least Significant Byte of the 16-bit TMR1 Register								xxxx xxxx
0Fh	TMR1H	Holding register for the Most Significant Byte of the 16-bit TMR1 Register								xxxx xxxx
10h	T1CON	—	—	T1CKPS1	T1CKPS0	T1OSCEN	T1SYNC	TMR1CS	TMR1ON	--00 0000
11h	TMR2	Timer2 Module Register								0000 0000
12h	T2CON	—	TOUTPS3	TOUTPS2	TOUTPS1	TOUTPS0	TMR2ON	T2CKPS1	T2CKPS0	-000 0000
13h	SSPBUF	Synchronous Serial Port Receive Buffer/Transmit Register								xxxx xxxx
14h	SSPCON	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	0000 0000
15h	CCPR1L	Capture/Compare/PWM Register1 (LSB)								xxxx xxxx
16h	CCPR1H	Capture/Compare/PWM Register1 (MSB)								xxxx xxxx
17h	CCP1CON	—	—	CCP1X	CCP1Y	CCP1M3	CCP1M2	CCP1M1	CCP1M0	--00 0000
18h	RCSTA	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	0000 000x
19h	TXREG	USART Transmit Data Register								0000 0000
1Ah	RCREG	USART Receive Data Register								0000 0000
1Bh	CCPR2L	Capture/Compare/PWM Register2 (LSB)								xxxx xxxx
1Ch	CCPR2H	Capture/Compare/PWM Register2 (MSB)								xxxx xxxx
1Dh	CCP2CON	—	—	CCP2X	CCP2Y	CCP2M3	CCP2M2	CCP2M1	CCP2M0	--00 0000
1Eh	ADRESH	A/D Result Register High Byte								xxxx xxxx
1Fh	ADCON0	ADCS1	ADCS0	CHS2	CHS1	CHS0	GO/DONE	—	ADON	0000 00-0

Legend: x = unknown, u = unchanged, q = value depends on condition, - = unimplemented, read as '0', r = reserved.
Shaded locations are unimplemented, read as '0'.

- Note 1:** The upper byte of the program counter is not directly accessible. PCLATH is a holding register for the PC<12:8> whose contents are transferred to the upper byte of the program counter.
2: Bits PSPIE and PSPIF are reserved on PIC16F873/876 devices; always maintain these bits clear.
3: These registers can be addressed from any bank.
4: PORTD, PORTE, TRISD, and TRISE are not physically implemented on PIC16F873/876 devices; read as '0'.
5: PIR2<6> and PIE2<6> are reserved on these devices; always maintain these bits clear.

ตารางที่ 6 แสดงตำแหน่งบิตใช้งานรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ (ต่อ)

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR	
Bank 1											
80h ⁽³⁾	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)								0000 0000	
81h	OPTION_REG	RBP0	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	
82h ⁽³⁾	PCL	Program Counter (PC) Least Significant Byte								0000 0000	
83h ⁽³⁾	STATUS	IRP	RP1	RP0	T0	PD	Z	DC	C	0001 1xxx	
84h ⁽³⁾	FSR	Indirect Data Memory Address Pointer								xxxx xxxx	
85h	TRISA	—	—	PORTA Data Direction Register						--11 1111	
86h	TRISB	PORTB Data Direction Register								1111 1111	
87h	TRISC	PORTC Data Direction Register								1111 1111	
88h ⁽⁴⁾	TRISD	PORTD Data Direction Register								1111 1111	
89h ⁽⁴⁾	TRISE	IBF	OBF	IBOV	PSPMODE	—	PORTE Data Direction Bits				0000 -111
8Ah ^(1,3)	PCLATH	—	—	—	Write Buffer for the upper 5 bits of the Program Counter					---0 0000	
8Bh ⁽³⁾	INTCON	GIE	PEIE	T0IE	INTE	RBIE	T0IF	INTF	RBFIF	0000 000x	
8Ch	PIE1	PSPIE ⁽²⁾	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE	0000 0000	
8Dh	PIE2	—	(5)	—	EEIE	BCLIE	—	—	CCP2IE	-r-0 0--0	
8Eh	PCON	—	—	—	—	—	—	POR	BOR	---- -qq	
8Fh	—	Unimplemented								—	
90h	—	Unimplemented								—	
91h	SSPCON2	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN	0000 0000	
92h	PR2	Timer2 Period Register								1111 1111	
93h	SSPADD	Synchronous Serial Port (I ² C mode) Address Register								0000 0000	
94h	SSPSTAT	SMP	CKE	D/A	P	S	R/W	UA	BF	0000 0000	
95h	—	Unimplemented								—	
96h	—	Unimplemented								—	
97h	—	Unimplemented								—	
98h	TXSTA	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	0000 -010	
99h	SPBRG	Baud Rate Generator Register								0000 0000	
9Ah	—	Unimplemented								—	
9Bh	—	Unimplemented								—	
9Ch	—	Unimplemented								—	
9Dh	—	Unimplemented								—	
9Eh	ADRESL	A/D Result Register Low Byte								xxxx xxxx	
9Fh	ADCON1	ADFM	—	—	—	PCFG3	PCFG2	PCFG1	PCFG0	0--- 0000	

Legend: x = unknown, u = unchanged, q = value depends on condition, - = unimplemented, read as '0', r = reserved.
Shaded locations are unimplemented, read as '0'.

- Note 1:** The upper byte of the program counter is not directly accessible. PCLATH is a holding register for the PC<12:8> whose contents are transferred to the upper byte of the program counter.
2: Bits PSPIE and PSPIF are reserved on PIC16F873/876 devices; always maintain these bits clear.
3: These registers can be addressed from any bank.
4: PORTD, PORTE, TRISD, and TRISE are not physically implemented on PIC16F873/876 devices; read as '0'.
5: PIR2<6> and PIE2<6> are reserved on these devices; always maintain these bits clear.

ตารางที่ 7 แสดงตำแหน่งบิตใช้งานรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ (ต่อ)

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR
Bank 2										
100h ⁽³⁾	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)								0000 0000
101h	TMR0	Timer0 Module Register								xxxx xxxx
102h ⁽³⁾	PCL	Program Counter's (PC) Least Significant Byte								0000 0000
103h ⁽³⁾	STATUS	IRP	RP1	RP0	\overline{TO}	\overline{PD}	Z	DC	C	0001 1xxx
104h ⁽³⁾	FSR	Indirect Data Memory Address Pointer								xxxx xxxx
105h	—	Unimplemented								—
106h	PORTB	PORTB Data Latch when written: PORTB pins when read								xxxx xxxx
107h	—	Unimplemented								—
108h	—	Unimplemented								—
109h	—	Unimplemented								—
10Ah ^(1,3)	PCLATH	—	—	—	Write Buffer for the upper 5 bits of the Program Counter					--0 0000
10Bh ⁽³⁾	INTCON	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x
10Ch	EEDATA	EEPROM Data Register Low Byte								xxxx xxxx
10Dh	EEADR	EEPROM Address Register Low Byte								xxxx xxxx
10Eh	EEDATH	—	—	EEPROM Data Register High Byte					xxxx xxxx	
10Fh	EEADRH	—	—	—	EEPROM Address Register High Byte					xxxx xxxx
Bank 3										
180h ⁽³⁾	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)								0000 0000
181h	OPTION_REG	RBPV	INTEDG	TOCS	TOSE	PSA	PS2	PS1	PS0	1111 1111
182h ⁽³⁾	PCL	Program Counter (PC) Least Significant Byte								0000 0000
183h ⁽³⁾	STATUS	IRP	RP1	RP0	\overline{TO}	\overline{PD}	Z	DC	C	0001 1xxx
184h ⁽³⁾	FSR	Indirect Data Memory Address Pointer								xxxx xxxx
185h	—	Unimplemented								—
186h	TRISB	PORTB Data Direction Register								1111 1111
187h	—	Unimplemented								—
188h	—	Unimplemented								—
189h	—	Unimplemented								—
18Ah ^(1,3)	PCLATH	—	—	—	Write Buffer for the upper 5 bits of the Program Counter					--0 0000
18Bh ⁽³⁾	INTCON	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x
18Ch	EECON1	EEPGD	—	—	—	WRERR	WREN	WR	RD	x--- x000
18Dh	EECON2	EEPROM Control Register2 (not a physical register)								---- ----
18Eh	—	Reserved maintain clear								0000 0000
18Fh	—	Reserved maintain clear								0000 0000

Legend: x = unknown, u = unchanged, v = value depends on condition, - = unimplemented, read as '0', r = reserved. Shaded locations are unimplemented, read as '0'.

Note 1: The upper byte of the program counter is not directly accessible. PCLATH is a holding register for the PC<12:8> whose contents are transferred to the upper byte of the program counter.

2: Bits PSPIE and PSPIF are reserved on PIC16F873/876 devices; always maintain these bits clear.

3: These registers can be addressed from any bank.

4: PORTD, PORTE, TRISD, and TRISE are not physically implemented on PIC16F873/876 devices; read as '0'.

5: PIR2<6> and PIE2<6> are reserved on these devices; always maintain these bits clear.

รีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษเหล่านี้ ผู้ออกแบบระบบไมโครคอนโทรลเลอร์จะต้องเอาใจใส่ในรายละเอียดอย่างถี่ถ้วน หากการออกแบบไม่รอบคอบเพียงพอจะทำให้การใช้งานอาจมีปัญหาและอาจเป็นอันตรายต่อระบบและผู้เกี่ยวข้อง หรืออาจทำให้กลไกการทำงานของระบบเสียหายได้ โดยเฉพาะค่าบิตข้อมูลในรีจิสเตอร์ที่ควบคุมการทำงานของ I/O ในสภาวะการเริ่มทำงาน หรือสภาวะการเกิด RESET เนื่องจากไฟตก หรือ เกิดการล้มเหลวการทำงาน หรือสภาวะออกจาก Sleep Mode ข้อมูลบิตของรีจิสเตอร์เหล่านี้ในสภาวะเกิด RESET ให้ดูได้จากคอลัมน์สุดท้ายของตารางที่ 5 ถึง 7

รายละเอียดการทำงานของรีจิสเตอร์ทั้งหมดนี้มีเป็นจำนวนมาก ให้ผู้อ่านต้องเลือกศึกษาเฉพาะในส่วนที่ต้องนำไปใช้งานใน Datasheet ของแต่ละเบอร์ และในใบงานทดลองจะอธิบายในรีจิสเตอร์ที่เกี่ยวข้องไว้แล้ว ส่วนรีจิสเตอร์สำคัญที่ต้องศึกษาไว้เป็นเบื้องต้นมีดังต่อไปนี้ คือ

STATUS Register เป็นรีจิสเตอร์ที่ควบคุมสถานะการประมวลผลของ CPU และการเข้าถึง Page ของหน่วยความจำรีจิสเตอร์ต่าง ๆ มีรายละเอียดดังนี้

R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x	
IRP	RP1	RP0	\overline{TO}	\overline{PD}	Z	DC	C	
bit 7								bit 0

- bit 7 **IRP:** Register Bank Select bit (used for indirect addressing)
 1 = Bank 2, 3 (100h - 1FFh)
 0 = Bank 0, 1 (00h - FFh)
- bit 6-5 **RP1:RP0:** Register Bank Select bits (used for direct addressing)
 11 = Bank 3 (180h - 1FFh)
 10 = Bank 2 (100h - 17Fh)
 01 = Bank 1 (80h - FFh)
 00 = Bank 0 (00h - 7Fh)
 Each bank is 128 bytes
- bit 4 **\overline{TO} :** Time-out bit
 1 = After power-up, CLRWDT instruction, or SLEEP instruction
 0 = A WDT time-out occurred
- bit 3 **\overline{PD} :** Power-down bit
 1 = After power-up or by the CLRWDT instruction
 0 = By execution of the SLEEP instruction
- bit 2 **Z:** Zero bit
 1 = The result of an arithmetic or logic operation is zero
 0 = The result of an arithmetic or logic operation is not zero
- bit 1 **DC:** Digit carry/borrow bit (ADDWF, ADDLW, SUBLW, SUBWF instructions)
 (for borrow, the polarity is reversed)
 1 = A carry-out from the 4th low order bit of the result occurred
 0 = No carry-out from the 4th low order bit of the result
- bit 0 **C:** Carry/borrow bit (ADDWF, ADDLW, SUBLW, SUBWF instructions)
 1 = A carry-out from the Most Significant bit of the result occurred
 0 = No carry-out from the Most Significant bit of the result occurred
- Note:** For borrow, the polarity is reversed. A subtraction is executed by adding the two's complement of the second operand. For rotate (RRF, RLF) instructions, this bit is loaded with either the high, or low order bit of the source register.

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

สำหรับการใช้ภาษา PIC Basic Pro Compiler ตัวคำสั่งจะจัดการกับสถานะต่าง ๆ ได้เกือบหมด แต่ที่ต้องทำความเข้าใจ คือสถานะบิต 4 และ 3 ที่เป็นสถานะที่นำมาเป็นตัวบอกว่า เกิดปัญหาอะไรกับระบบไฟและการประมวลผลของ CPU

OPTION Register เป็นรีจิสเตอร์ที่ควบคุมการทำงานของ R Pull-up ที่พอร์ท B การเลือกแบบของสัญญาณอินเทอร์รัพท์ การทำงานของ Timer 0 การกำหนดค่า Prescaler

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
RBPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0
bit 7						bit 0	

- bit 7 **RBPU**: PORTB Pull-up Enable bit
 1 = PORTB pull-ups are disabled
 0 = PORTB pull-ups are enabled by individual port latch values
- bit 6 **INTEDG**: Interrupt Edge Select bit
 1 = Interrupt on rising edge of RB0/INT pin
 0 = Interrupt on falling edge of RB0/INT pin
- bit 5 **T0CS**: TMR0 Clock Source Select bit
 1 = Transition on RA4/T0CKI pin
 0 = Internal instruction cycle clock (CLKOUT)
- bit 4 **T0SE**: TMR0 Source Edge Select bit
 1 = Increment on high-to-low transition on RA4/T0CKI pin
 0 = Increment on low-to-high transition on RA4/T0CKI pin
- bit 3 **PSA**: Prescaler Assignment bit
 1 = Prescaler is assigned to the WDT
 0 = Prescaler is assigned to the Timer0 module

bit 2-0 **PS2:PS0**: Prescaler Rate Select bits

Bit Value	TMR0 Rate	WDT Rate
000	1 : 2	1 : 1
001	1 : 4	1 : 2
010	1 : 8	1 : 4
011	1 : 16	1 : 8
100	1 : 32	1 : 16
101	1 : 64	1 : 32
110	1 : 128	1 : 64
111	1 : 256	1 : 128

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

Note: When using low voltage ICSP programming (LVP) and the pull-ups on PORTB are enabled, bit 3 in the TRISB register must be cleared to disable the pull-up on RB3 and ensure the proper operation of the device

รายละเอียดการใช้งานของ OPTION รีจิสเตอร์ จะอยู่ในใบงานทดลอง เรื่องการใช้งาน Timer 0

INTCON Register เป็นรีจิสเตอร์ที่ควบคุมการให้บริการอินเทอร์รัพท์ และแสดงสถานะของการเกิดอินเทอร์รัพท์ตามตำแหน่งต่าง ๆ ที่ระบุในแต่ละบิต รายละเอียดการประยุกต์ใช้งาน อยู่ในใบงานทดลองเรื่องการใช้งานอินเทอร์รัพท์

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF
bit 7							bit 0

bit 7	GIE: Global Interrupt Enable bit 1 = Enables all unmasked interrupts 0 = Disables all interrupts
bit 6	PEIE: Peripheral Interrupt Enable bit 1 = Enables all unmasked peripheral interrupts 0 = Disables all peripheral interrupts
bit 5	TOIE: TMR0 Overflow Interrupt Enable bit 1 = Enables the TMR0 interrupt 0 = Disables the TMR0 interrupt
bit 4	INTE: RB0/INT External Interrupt Enable bit 1 = Enables the RB0/INT external interrupt 0 = Disables the RB0/INT external interrupt
bit 3	RBIE: RB Port Change Interrupt Enable bit 1 = Enables the RB port change interrupt 0 = Disables the RB port change interrupt
bit 2	TOIF: TMR0 Overflow Interrupt Flag bit 1 = TMR0 register has overflowed (must be cleared in software) 0 = TMR0 register did not overflow
bit 1	INTF: RB0/INT External Interrupt Flag bit 1 = The RB0/INT external interrupt occurred (must be cleared in software) 0 = The RB0/INT external interrupt did not occur
bit 0	RBIF: RB Port Change Interrupt Flag bit 1 = At least one of the RB7:RB4 pins changed state; a mismatch condition will continue to set the bit. Reading PORTB will end the mismatch condition and allow the bit to be cleared (must be cleared in software). 0 = None of the RB7:RB4 pins have changed state

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

PIE1 Register เป็นรีจิสเตอร์ที่ใช้ควบคุมการเกิดอินเทอร์รัพท์ จากอุปกรณ์เชื่อมต่อประสานภายนอก ได้แก่ Parallel Slave Port (bit 7), A/D Converter (Bit 6), USART Receiver (bit 5), USART Transmitter (bit 4), Synchronous Serial Port (bit 3), โมดูล CCP1 (bit 2), Timer 2 (bit 1), Timer 1 (bit 0) รายละเอียดการใช้งานให้ศึกษาในใบงานทดลองเรื่องการใช้อินเทอร์รัพท์

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PSPIE ⁽¹⁾	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE
bit 7						bit 0	

bit 7	PSPIE⁽¹⁾ : Parallel Slave Port Read/Write Interrupt Enable bit 1 = Enables the PSP read/write interrupt 0 = Disables the PSP read/write interrupt
bit 6	ADIE : A/D Converter Interrupt Enable bit 1 = Enables the A/D converter interrupt 0 = Disables the A/D converter interrupt
bit 5	RCIE : USART Receive Interrupt Enable bit 1 = Enables the USART receive interrupt 0 = Disables the USART receive interrupt
bit 4	TXIE : USART Transmit Interrupt Enable bit 1 = Enables the USART transmit interrupt 0 = Disables the USART transmit interrupt
bit 3	SSPIE : Synchronous Serial Port Interrupt Enable bit 1 = Enables the SSP interrupt 0 = Disables the SSP interrupt
bit 2	CCP1IE : CCP1 Interrupt Enable bit 1 = Enables the CCP1 interrupt 0 = Disables the CCP1 interrupt
bit 1	TMR2IE : TMR2 to PR2 Match Interrupt Enable bit 1 = Enables the TMR2 to PR2 match interrupt 0 = Disables the TMR2 to PR2 match interrupt
bit 0	TMR1IE : TMR1 Overflow Interrupt Enable bit 1 = Enables the TMR1 overflow interrupt 0 = Disables the TMR1 overflow interrupt

Note 1: PSPIE is reserved on PIC16F873/876 devices; always maintain this bit clear.

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

PIR1 Register เป็นรีจิสเตอร์ที่แสดงสถานะการณ้เกิดอินเตอร์รัพท์ที่เกิดจากอุปกรณ์เชื่อมประสานภายนอก (Peripheral Interface) จากทุก ๆ แหล่งอย่างอิสระกัน

	R/W-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
	PSPIF ⁽¹⁾	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF
	bit 7							bit 0
bit 7	PSPIF⁽¹⁾: Parallel Slave Port Read/Write Interrupt Flag bit 1 = A read or a write operation has taken place (must be cleared in software) 0 = No read or write has occurred							
bit 6	ADIF: A/D Converter Interrupt Flag bit 1 = An A/D conversion completed 0 = The A/D conversion is not complete							
bit 5	RCIF: USART Receive Interrupt Flag bit 1 = The USART receive buffer is full 0 = The USART receive buffer is empty							
bit 4	TXIF: USART Transmit Interrupt Flag bit 1 = The USART transmit buffer is empty 0 = The USART transmit buffer is full							
bit 3	SSPIF: Synchronous Serial Port (SSP) Interrupt Flag 1 = The SSP interrupt condition has occurred, and must be cleared in software before returning from the Interrupt Service Routine. The conditions that will set this bit are: <ul style="list-style-type: none"> • SPI <ul style="list-style-type: none"> - A transmission/reception has taken place. • I²C Slave <ul style="list-style-type: none"> - A transmission/reception has taken place. • I²C Master <ul style="list-style-type: none"> - A transmission/reception has taken place. - The initiated START condition was completed by the SSP module. - The initiated STOP condition was completed by the SSP module. - The initiated Restart condition was completed by the SSP module. - The initiated Acknowledge condition was completed by the SSP module. - A START condition occurred while the SSP module was idle (Multi-Master system). - A STOP condition occurred while the SSP module was idle (Multi-Master system). 0 = No SSP interrupt condition has occurred.							
bit 2	CCP1IF: CCP1 Interrupt Flag bit <u>Capture mode:</u> 1 = A TMR1 register capture occurred (must be cleared in software) 0 = No TMR1 register capture occurred <u>Compare mode:</u> 1 = A TMR1 register compare match occurred (must be cleared in software) 0 = No TMR1 register compare match occurred <u>PWM mode:</u> Unused in this mode							
bit 1	TMR2IF: TMR2 to PR2 Match Interrupt Flag bit 1 = TMR2 to PR2 match occurred (must be cleared in software) 0 = No TMR2 to PR2 match occurred							
bit 0	TMR1IF: TMR1 Overflow Interrupt Flag bit 1 = TMR1 register overflowed (must be cleared in software) 0 = TMR1 register did not overflow							
	Note 1: PSPIF is reserved on PIC16F873/876 devices; always maintain this bit clear.							

Legend:

R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared x = Bit is unknown

PIE2 Register เป็นรีจิสเตอร์ที่ควบคุมการอินเตอร์รัพท์ เมื่อมีการเขียนข้อมูลใน EEPROM ข้อมูลในบิตชนกัน และการใช้งานโมดูล CCP2

U-0	R/W-0	U-0	R/W-0	R/W-0	U-0	U-0	R/W-0
—	Reserved	—	EEIE	BCLIE	—	—	CCP2IE
bit 7							bit 0

- bit 7 **Unimplemented:** Read as '0'
- bit 6 **Reserved:** Always maintain this bit clear
- bit 5 **Unimplemented:** Read as '0'
- bit 4 **EEIE:** EEPROM Write Operation Interrupt Enable
1 = Enable EE Write Interrupt
0 = Disable EE Write Interrupt
- bit 3 **BCLIE:** Bus Collision Interrupt Enable
1 = Enable Bus Collision Interrupt
0 = Disable Bus Collision Interrupt
- bit 2-1 **Unimplemented:** Read as '0'
- bit 0 **CCP2IE:** CCP2 Interrupt Enable bit
1 = Enables the CCP2 interrupt
0 = Disables the CCP2 interrupt

Legend:			
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'	
- n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown

PIR2 Register เป็นรีจิสเตอร์ที่แสดงสถานการณ์ที่เกิดอินเตอร์รัพท์ จากการเปิดใช้งานอินเตอร์รัพท์ตามในรีจิสเตอร์ PIE2

U-0	R/W-0	U-0	R/W-0	R/W-0	U-0	U-0	R/W-0
—	Reserved	—	EEIF	BCLIF	—	—	CCP2IF
bit 7							bit 0

- bit 7 **Unimplemented:** Read as '0'
- bit 6 **Reserved:** Always maintain this bit clear
- bit 5 **Unimplemented:** Read as '0'
- bit 4 **EEIF:** EEPROM Write Operation Interrupt Flag bit
1 = The write operation completed (must be cleared in software)
0 = The write operation is not complete or has not been started
- bit 3 **BCLIF:** Bus Collision Interrupt Flag bit
1 = A bus collision has occurred in the SSP, when configured for I2C Master mode
0 = No bus collision has occurred
- bit 2-1 **Unimplemented:** Read as '0'
- bit 0 **CCP2IF:** CCP2 Interrupt Flag bit
Capture mode:
1 = A TMR1 register capture occurred (must be cleared in software)
0 = No TMR1 register capture occurred
Compare mode:
1 = A TMR1 register compare match occurred (must be cleared in software)
0 = No TMR1 register compare match occurred
PWM mode:
Unused

PCON Register เป็นรีจิสเตอร์ที่ใช้แสดงสถานะการทำงานที่เกี่ยวข้องกับการจ่ายไฟเลี้ยงวงจร ได้แก่ POR (POR : Power On Reset) และ BOR (BOR : Brown-out Reset) เพื่อเป็นตัวตรวจสอบการเกิด Reset เนื่องจากความผิดปกติที่เกี่ยวข้องกับไฟจ่ายเลี้ยงวงจร

U-0	U-0	U-0	U-0	U-0	U-0	R/W-0	R/W-1
—	—	—	—	—	—	POR	BOR
bit 7						bit 0	

bit 7-2 **Unimplemented:** Read as '0'

bit 1 **POR:** Power-on Reset Status bit

1 = No Power-on Reset occurred

0 = A Power-on Reset occurred (must be set in software after a Power-on Reset occurs)

bit 0 **BOR:** Brown-out Reset Status bit

1 = No Brown-out Reset occurred

0 = A Brown-out Reset occurred (must be set in software after a Brown-out Reset occurs)

Legend:

R = Readable bit

W = Writable bit

U = Unimplemented bit, read as '0'

- n = Value at POR

'1' = Bit is set

'0' = Bit is cleared

x = Bit is unknown